信號發生器用于形成確定性電信號，其特性隨時間推移而變化。假如這些信號表現為簡單的周期性波形，如正弦波、方波或三角波，那么這種信號發生器就稱為函數發生器。它們通常用于檢查電路或PCBA的功能。

      將確定性信號加到被測電路的輸入端，將輸出端連接至相應的測量設備（比如示波器），用戶就可以對其進行評估，在過去，挑戰通常包括如何設計信號發生器的輸出級。本篇文章將介紹如何利用電壓增益放大器（VGA）和電流反饋放大器（CFA）設計小型經濟的輸出級。

      較為典型的信號發生器可提供25mV至5V輸出電壓。為了能夠驅動50Ω或更大的負載，一般會在輸出端采用大功率分立器件、很多個并行器件，或者成本高昂的ASIC。其內部通常具有繼電器，可以使設備在不同的放大或衰減水平之間進行切換，從而調節輸出電平。根據需要，在對繼電器開關而實現各種增益時，在一定程度上會導致工作不連續。

     采用新款放大器IC作為輸出級功放，可以在沒有任何內部繼電器的情況下直接驅動負載，因此可簡化信號發生器的輸出級設計，并降低復雜度和成本。這種輸出的兩個主要器件構成一個大功率輸出級，可提供高速、高電壓和大電流，以及具有連續線性微調功能的可變放大器。

     首先初始輸入信號必須利用VGA放大或衰減。VGA的輸出信號可以設置為所需的幅度，而與輸入信號無關。比如，針對于增益為10、輸出幅度VOUT為2V的情況，VGA的輸出幅度必須調整至0.2V。遺憾的是，許多VGA都會因為增益范圍有限而形成瓶頸——增益范圍大于45dB的情況很少。

    ADI公司在低功耗VGAAD8338上實現了0dB至80dB可編程增益范圍。因此，在理想條件下，可以將信號發生器的輸出幅度連續設置在0.5mV和5V之間，而無需采用額外的繼電器或開關網絡，利用去除這些機械元件，可以避免不連續的輸出。

    因為數模轉換器（DAC）和直接數字頻率合成器（DDS）通常具有差分輸出，所以AD8338提供全差分接口，此外，利用靈活的輸入級，輸入電流有任何的不對稱，都可以利用內部反饋回路得到補償，同時，內部節點保持在1.5V。在正常情況下，特大1.5V輸入信號在500Ω輸入電阻時會形成3mA電流，在更高輸入幅度（比如15V）的情況下，可能需要在輸入引腳串聯一個更大的電阻——其阻值要確保所形成的電流同樣為3mA大小。